PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02013109 A

(43) Date of publication of application: 17.01.90

(51) Int. CI

H03H 3/02 H01L 41/08

(21) Application number: 63163125

(22) Date of filing: 30.06.88

(71) Applicant:

JAPAN RADIO CO LTD

(72) Inventor:

OHASHI HIROSHI

TAKEUCHI YOSHIHIKO

(54) MANUFACTURE OF THIN FILM RESONATOR


(57) Abstract:

PURPOSE: To reduce the occurrence of deflection or crack and to form a thin film resonator with high mechanical strength and less deterioration in its characteristic at resonance by dispersing a distortion stress of a thin film resonance part.

CONSTITUTION: A piezoelectric member made of ZnO or the like with electrode materials clipped thereupon and a thin film resonance part whose upper and lower faces are fitted by SiO2 are separated from a silicon substrate 31 via a space layer 40. Moreover, the thickness of an etching member embedded in a silicon substrate etching part is selected to the etching depth subtracted by nearly a half the thickness of the thin film resonance part to mate the center face of the thin film resonance part nearly with the surface and its prolonged line of the silicon substrate 31. Since the thickness of the electrode thin film is usually sufficiently thinner than that of other thin films, the entire thin film resonance part is nearly symmetrical in the broadwise direction and the distortion stress on the film border is cancelled in the entire multi-layer film

thereby reducing the occurrence of deflection or crack considerably.

COPYRIGHT: (C)1990, JPO& Japio



⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

平2-13109

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月17日

H 03 H 3/02 H 01 L 41/08

В 7210-5 J

7342-5F H 01 L 41/08

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称 薄膜共振子の製造方法

> ②特 願 昭63-163125

願 昭63(1988) 6月30日

個発 明 者 明

者

彦

東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

個発 日本無線株式会社 勿出

内

東京都三鷹市下連雀5丁目1番1号

1.発明の名称

薄膜共振子の製造方法

2. 特許請求の範囲

(1)シリコン基板を異方性エッチングする手段 と、該エッチング部分にエッチング材を埋める手 段と、その上面において圧電体材料を上部電極と 下部電極で挟む手段と、前記上部電極と下部電極 をSiO2層により挟み薄膜共振部を形成する手 段と、前記シリコン基板のエッチング部に埋めら れたエッチング材をエッチングすることにより陣 膜共振部とシリコン基板とを分離する手段より成 ることを特徴とする薄膜共振子の製造方法。

(2)請求項第1項の薄膜共振子において、シリコ ン基板を該薄膜共振子の厚みの1/2より深くエッ チングし、該エッチング部にエッチング材を埋め た後のエッチング部の深さが前記薄膜共振子の厚 みの約1/2としたことを特徴とする薄膜共振子 の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は薄膜共振部の内部歪応力を分散する標 造を有する薄膜共振子に関する。

(従来の技術とその課題)

従来のこの種の素子を図面により説明する。

第3図は従来のこの種の薄膜共振子の断面図で ある。11はシリコン基板、12はエピタキシャ ル暦、13はS102暦、14は下部電極、15 は圧電体材料である乙 n O 層、16 は上部電極で ある。この種の素子の動作原理は、下部電極14 及び上部電極16に高周波信号を加えることによ り、圧電体乙n015は高周波信号の周期で伸縮 を繰り返し、薄膜共振部、即ちエピタキシャル層 12、SiO2暦13及び圧電体15の厚さによ り共振する。

この種の素子の製造方法は、ポロン等を高濃度 にドープレたエピタキシャル層12を(100) シリコン基板11上に形成し、このシリコン基板 11の裏面を部分的にマスクした後、異方性エッ

特別平2-13109(2)

チング液にてシリコン悲版11の裏面よりエピタキシャル暦12部分までエッチングを行う。次に、Si〇2暦13をスパッタリング等で形成し、下部電極14を真空蒸着法及びフォトリソグラフィ技術により形成する。さらにその上に圧電体15をスパッタリング等で形成し、上部電極16を下部電極14と同様に形成することにより製造する。

第4図はこの様の素子の他の例の断面図である。 21はシリコン基板、23は下部SiO2層、24 は下部電極、25は圧電体、26は上部電極、27 は上部SiO2層、28は開口部、29は薄膜共 振部保持部である。次にその動作原理は、第1図 同様下部電優24及び上部電極26に加えられた 高周波信号により、圧電体25は仲縮を繰り返し、 薄膜共優部、即ち下部SiO2層23、圧電体25、 及び上部SiO2層27の厚さにより共振する。

第4図の構造の製造方法は、開口部28をマスクし、シリコン基板21上に下部SiO2層23、下部電板24、圧電体25、上部電板26及び上部SiO2層27を第3図同様の方法にて形成す

優部の歪応力を分散させ、たわみ、クラックの発生を低減させる構造の薄膜共振子を提供するものである。

(実施例)

上記問題点を解決するためになされた本発明の 陳撰共振子の実施例を第1図の断面図により詳細 に説明する。 31はシリコン基板、33は下部 SiO2層、34は下部電極、35は圧電体、36 は上部電極、37は上部SiO2層、39は薄膜 共振部保持部、40は薄膜薄膜共振部とシリコン 基板を分離する空間層である。

本発明の素子を動作させるためには、下部電係 34と上部電優36の間に高周波信号を加えるこ とにより、圧電体35は高周波信号の周期で伸縮 を繰り返し、薄膜共振部、即ち下部SiO2層33、 圧電体35及び上部SiO2層37の厚さにより 共振する。

本発明の製造方法を第2図にて説明する。 (100)シリコン基板31表面の一部をマスク した後、異方性エッチングを行う(a)。エッチ る。次に、マスクされた閉口部28より異方性エッチングし業子を製造する。

ここで、上記製造方法において一般に多層に薄膜を形成する場合、例えばスパッタリング法にて形成する場合では基板温度は約600°Cになり、これを室温(約25°C)に戻すと熱膨張差のため神膜界面には歪応力が発生する。第3図の構造では薄膜共振部は厚み方向に非対称であり、また第4図の構造では神膜共振部は厚み方向に対称であるが、薄膜共振部保特部29では非対称である。このように、第3図、第4図のように従来の薄膜共振部分によりに、第3図、第4図のように従来の薄膜共振部分によりによりによりによりによりにある。厚み方向に非対称であると、膜界面の歪があった。

上記した薄膜共振子では、素子作製時に常積する内部応力により、薄膜共振部にたわみ、クラックの発生を充分低減させることは難しかった。

(課題を解決するための手段)

本発明は、上記問題点を解決するため、薄膜共

ングされる形状は、(100)シリコン基板31 の場合、下方を向いた低角55度の四角鍾台をな す。薄膜共振部を形成するためシリコン装板31. のエッチング部をZnO等後で容易にエッチング 出来る材料(エッチング材)にて埋める(b)。 この厚さは、エッチング深さから薄膜共振子の厚 さの約1/2を引いた厚さにする。下部SiOz 暦33をスパッタリング等にて形成し、下部電極 34を真空蒸着法及びフォトリソグラフィ技術に て形成する(c)。圧噬体35をスパッタリング 等で形成し、エッチング法等でパターンニングす る (d)。上部電極36を下部電極34同様に形 成し、上部SiO₂暦37をスパッタリング等に て形成する(e)。薄膜共服部をマスクし、下部 S i O2層33及び、上部Si O2層37をフッ酸 等にてエッチングし、シリコンエッチング部に埋 められた乙n0等エッチング材の端面を蠕出させ る(f)。シリコンエッチング部に埋められたエッ チング材の乙nO肟を希釈した塩酸等にてエッチ ングし薄膜共振部とシリコン基板を分離する空間

特開平2-13109(3)

暦40を形成する(8)。この時、電極材料により 挟まれたZn0等圧電材料及びさらにその上下面 をSi0₂により挟んだ薄膜共暖部は空間暦 40 によりシリコン基板31と分離され構成される。 また、シリコン基板エッチング部に埋められるエッチング材の厚さをエッチング深さから薄膜共振 の厚きの約1/2を引いた厚さにすることにより、 薄膜共振部の中心面をシリコン基板31の表面及 びその延長線とほぼ同一にすることができる。

この様に製造すると、通常電債薄膜の厚さは他の薄膜と比較し充分薄いので、薄膜共原部の全体は厚み方向にほぼ対称となり膜界面の歪応力が多 磨膜全体では打ち消し、たわみ、クラックの発生 を若しく低減できる。

またここでは Z n O 等圧電体の上下面を S i O 2 層にて挟んだ構造のものを示したが、特に上下の 、S i O 2 層の 無い 薄膜共振 部を持つ薄膜共振子に ても同様にたわみ、クラックの発生を著しく 低減できるのは明かである。

(発明の効果)

図


翍


以上説明したように、本発明による薄膜共振子は薄膜共振部の歪応力を分散させる構造及び製造法なので、従来問題となっていた、たわみ、クラック等の発生を著しく低減させる効果があり、機械的強度の高い、共振時の特性劣化の少ない薄膜共振子を提供できる。

4. 図面の簡単な説明


第1 図は本発明の薄膜共振子の断面図、第2 図は本発明の薄膜共振子の製造法の説明図、第3 図及び第4 図は従来の薄膜共振子の断面図である。
11.21.31…Si基板、12…エピタキシャルを、13…SiO2 層、14.24.34…下部電極、15.25.35…圧電体、16.26.36…上部電極、23.33…下部SiO2 層、27.37…上部SiO2 層、28…開口部、29.39…薄膜共振部保持部、40…空間。


特許出願人 日本無線株式会社






特開平2-13109(4)







第 3 図



第4図

